男人把女人桶爽30分钟_亚洲精品无码专区_久久综合亚洲色一区二区三区_亚洲日本VA中文字幕久久

技術文章
技術文章

技術文章

霍尼韋爾傳感器與TOREX特瑞仕產品相關技術文章

技術文章

聯系我們

contact us

image
電話:
QQ:
2853781768
郵箱:
地址:
深圳市福田區彩田南路2010號中深花園A座601(崗廈地鐵站E出口)

技術問題

您當前的位置:首頁 >技術文章>技術問題

降低DC/DC芯片的EMI輻射的方法:PCB設計是關鍵!

發表日期 :2021-06-30     瀏覽次數 :

通常,降壓DC/DC芯片變換器和其他高速電路的噪聲會通過有效天線路徑的連接電纜傳播輻射。為了阻斷這些潛在輻射路徑,就需要在每個電纜連接處過濾掉噪聲。因為只有噪聲源的磁場和電場沒有耦合到濾波器件或電纜中時,此種濾波才有效。


在近場環境中,場強的下降與距離平方的倒數成正比(1/d2)。因此,噪聲源、濾波器件和連接器之間必須有一個最小距離。


但實際上,通常會根據機械尺寸提前定義好PCB尺寸和電纜連接器的位置。另外,在PCB的某些區域中,最大元器件的高度可能非常有限,還有可能無法雙面組裝。這時,需仔細布局元器件的位置和PCB走線 - 尤其針對汽車制造等高標準行業。


布局規劃
為(wei)避免直(zhi)接(jie)將降壓(ya)DC/DC芯片變換器(qi)中的電(dian)(dian)(dian)場(chang)磁場(chang)耦合(he)進連(lian)接(jie)器(qi)和(he)電(dian)(dian)(dian)纜(lan),電(dian)(dian)(dian)路請(qing)務必(bi)盡遠離PCB連(lian)接(jie)點布置(見圖(tu)1)。
降壓DCDC芯片
圖1:噪聲源(yuan)離(li)連接器和電纜越遠越好

距(ju)離(li)或額外的屏蔽能(neng)降(jiang)低電(dian)(dian)磁兼容濾波器(qi)、連(lian)接器(qi)和電(dian)(dian)纜的場強。可以考慮用(yong)屏蔽代替距(ju)離(li)!


最好至少使用4層板、兩端貼片的PCB,這樣,降壓DC/DC芯片電路和濾波器件就可以放在板子的反面。其中,至少有一層應為全部的GND,以便最大限度地降低噪聲源到濾波電路的交叉耦合。 


在降壓DC/DC芯(xin)片電路(lu)必須非常靠(kao)近連接(jie)器的(de)系統(tong)中,一定要(yao)在設計早(zao)期考慮好有效的(de)屏蔽(bi)。散熱片有時也(ye)可以用于屏蔽(bi)。理(li)想情況下,電感、帶功率(lv)MOSFET的(de)降壓DC/DC芯(xin)片IC及其去耦電容都應放在屏蔽(bi)層的(de)下方(fang)。


PCB布局指南

在降壓變換器中,主(zhu)要(yao)場源有:

  • 高di/dt環路(熱環路),由(you)兩個電源開關和(he)輸入電容組成,輻射寬帶(dai)磁場

  • 功率FET與(yu)電(dian)感之間的開關節點,帶有強電(dian)場輻射

  • 電(dian)感,輻(fu)射電(dian)場和磁(ci)場


交流(liu)磁場通過固體金屬區域(yu)屏(ping)蔽,允許感應渦(wo)流(liu)。由于其(qi)高導(dao)電(dian)性(xing),所(suo)以(yi)銅非常有(you)效。PCB中返回固定電(dian)位的電(dian)位差路(lu)徑中的任(ren)何導(dao)體都能有(you)效地屏(ping)蔽電(dian)場輻射。


任何(he)高di/dt環(huan)路都(dou)會輻射與環(huan)路面積和電(dian)流幅度成(cheng)比(bi)例(li)的(de)磁場。將輸入電(dian)容(rong)靠近兩(liang)個(ge)電(dian)源開關,并使用低阻抗連接(jie),以最(zui)大限度地減小天線環(huan)路面積。


為了進一步減(jian)(jian)少(shao)來自(zi)該(gai)回(hui)路(lu)的磁場,需(xu)要在電(dian)(dian)源(yuan)開關處對稱放置兩組電(dian)(dian)容(rong)。理(li)想情(qing)況下,兩個(ge)回(hui)路(lu)中的峰(feng)值電(dian)(dian)流為原始(shi)值的一半,能將磁場降(jiang)低至6 dB。而且兩個(ge)環路(lu)的方(fang)向(xiang)相反,可(ke)以進一步減(jian)(jian)少(shao)輻射磁場。


在(zai)(zai)降壓DC/DC芯片電(dian)(dian)路的(de)下一(yi)層中應該(gai)有一(yi)個完整的(de)GND區域,且(qie)間(jian)隔需小于100μm。在(zai)(zai)此鋪銅區域中,流過電(dian)(dian)路元器件和PCB走(zou)線的(de)高di/dt電(dian)(dian)流會產生(sheng)渦(wo)流。渦(wo)流與元器件側的(de)原始(shi)電(dian)(dian)流相反,它們的(de)磁(ci)場會抵消原始(shi)磁(ci)場。


如果(guo)渦流(liu)能夠在最近的(de)距離內對元器件側的(de)高di/dt回路電流(liu)進行鏡像,則效果(guo)最佳。這可以減少來自PCB元器件側的(de)磁(ci)場輻射(she)。在理想情(qing)況(kuang)下(xia)(超導、零距離且兩個環路完(wan)美匹配),輻射(she)將被來自渦流(liu)的(de)磁(ci)場抵消(xiao)。  


多層PCB的(de)3D視(shi)圖說明了(le)這一(yi)概念(圖 2)。

降壓DCDC芯片
圖2:3D PCB視圖 - 布局是(shi)電路(lu)的一部分

頂層(ceng)為輸(shu)入電容(CIN)、兩個功率FET連(lian)接VIN區域以(yi)及PGND區域(以(yi)紅色(se)顯示),它們通(tong)過過孔連(lian)接到內層(ceng)。對于VIN路徑,過孔后面的元件必須為電感(例如1μH至(zhi)2μH的線圈)。來自開關轉(zhuan)換的高di/dt電流僅在CIN中流動,并(bing)不在PCB上流動。


PGND區(qu)域不(bu)直接(jie)連(lian)接(jie)到元(yuan)件側(ce)的任(ren)何其他GND,只通過(guo)過(guo)孔(kong)連(lian)接(jie)到降壓DC/DC芯片模塊下的PGND區(qu)域(以(yi)藍色(se)顯示)。這樣可以(yi)把(ba)高(gao)頻電(dian)流限(xian)制在(zai)在(zai)元(yuan)件側(ce),將(jiang)噪聲與“外部世界”分開。PCB至少一層應該(gai)全是GND,以(yi)提供低阻抗(kang)的系統基準。請記住,布(bu)局也是(shi)電路的一部分。


應在電感下方(fang)鋪(pu)銅(tong)嗎?
某些PCB布局會預設置不得(de)在(zai)電感核心下(xia)方鋪銅。對于這(zhe)個問題觀點不一,有的認為完全不能鋪銅,而有的則覺得(de)可以在(zai)PCB元件側線圈正下(xia)方鋪銅。
降壓DCDC芯片
圖 3:線圈下沒有鋪銅的4層PCB

圖3顯(xian)示了線(xian)圈(quan)周圍的(de)(de)(de)磁(ci)場(chang)圖,在(zai)4層(ceng)PCB的(de)(de)(de)任何層(ceng)中線(xian)圈(quan)下方都沒有鋪銅。來自線(xian)圈(quan)的(de)(de)(de)強磁(ci)場(chang)線(xian)出現在(zai)PCB的(de)(de)(de)底部以及(ji)靠近PCB的(de)(de)(de)地方,并耦合到任何連接的(de)(de)(de)線(xian)徑中。PCB上的(de)(de)(de)濾波器組件被空氣旁路。這使(shi)得滿足汽車OEM EMC目標實施(shi)起來非常困難,幾(ji)乎(hu)不可能。


圖4顯示(shi)的PCB布(bu)局中,銅直接位(wei)于元件側的線圈下方。

降壓DCDC芯片

相關問題

Related question

相關產品